PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-051183

(43) Date of publication of application: 20.02.1996

(51)Int.CI.

H01L 25/10 H01L 25/11 H01L 25/18 H01L 23/32

(21) Application number: **06-184385**

(71)Applicant: NEC CORP

(22) Date of filing:

05.08.1994


(72)Inventor: KAWAGUCHI TAKEMI

(54) CONNECTING ADAPTER FOR SEMICONDUCTOR DEVICE AND MOUNTING STRUCTURE

(57) Abstract:

PURPOSE: To provide a connecting adapter for a semiconductor device and its mounting structure capable of mounting general-purpose semiconductor devices on a circuit board with high density.

CONSTITUTION: Semiconductor storage elements 5 are mounted on a circuit substrate. Terminals 7A and 8A are composed of power terminals, ground terminals, address terminals, data terminals, and parts of control terminals respectively, and are connectable in common to different semiconductor storage elements 5 and 6. On the other hand, element selecting terminals 7B and 8B are those to be used independently at respective different semiconductor storage elements 5 and 6. A connecting adaptor 1 is mounted on the semiconductor storage element 5, and in addition the semiconductor storage element 6 is mounted on the connecting adapter 1. The terminals 7A and 8A are electrically connected to one another through the medium connecting terminals 3A. The element selecting terminals 7B are directly connected to the circuit to the circuit board, and the element selecting



terminals 8B are connected to the circuit board through the connecting terminals 3B of a connecting adapter 1.

LEGAL STATUS

[Date of request for examination]

05.08.1994

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

Searching PAJ Page 2 of 2

[Patent number] 2571021 [Date of registration] 24.10.1996

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

24.10.2001

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平8-51183

(43)公開日 平成8年(1996)2月20日

(51) Int.Cl. ⁸ H 0 1 L 25/10 25/11 25/18 23/32	機別配号 庁内整理番号 D	F I 技術表示箇所
		H01L 25/14 Z 審査請求 有 請求項の数3 OL (全 5 頁)
(21)出顯番号	特顧平6-184385	(71)出版人 000004237 日本電気株式会社
(22)出顧日	平成6年(1994)8月5日	東京都港区芝五丁目7番1号
		(72)発明者 川口 武美
		東京都港区芝5丁目7番1号 日本電気株式会社内
		(74)代理人 弁理士 松浦 兼行


(54) 【発明の名称】 半導体装置の接続アダプタ及び実装構造

(57)【要約】

【目的】 本発明は半導体装置を回路基板上に汎用的な タイプの半導体装置を高密度に実装し得る半導体装置の 接続アダプタ及びその実装構造を提供する。

【構成】 半導体配憶素子5は回路基板上に実装されている。 増子7 A及び8 Aはそれぞれ電源増子、グランド 増子、アドレス増子、データ増子及び一部の制御増子からなり、異なる半導体配憶素子5及び6に共通に接続可能な増子である。一方、素子選択用増子7 B及び8 Bは、異なる半導体配憶素子5及び6それぞれにおいて独立して使用される増子である。半導体配憶素子5上に接続アダプタ1が実装され、更に接続アダプタ1上に半導体配憶素子6が実装されている。増子7 A及び8 Aは、接続増子3 Aを介して互いに電気的に接続され、素子選択用増子7 Bは回路基板に直接に接続されると共に、素子選択用増子8 Bは、接続アダプタ1の接続増子3 Bを介して回路基板に接続される。

本意物の実装接達の一実施例の新復居



【特許請求の範囲】

【請求項1】 実装対象の半導体装置のパッケージと対応した形状寸法のアダプタ本体と、

前記実装対象の半導体装置の端子の寸法及び配置間隔に 対応した寸法及び間隔で該アダプタ本体の側面に配置固 定されると共に、一端が該アダプタ本体の下面よりも下 方に突き出た第1の接続端子と、

一端が該第1の接続端子が固定された該アダプタ本体の同じ倒面に固定され、該一端が該アダプタ本体の側面から上面に延在し、該上面上で屈曲した後該アダプタ本体 10の別の側面を介して該アダプタ本体の下面よりも所定距離下方に突き出た他端を有する形状の第2の接続端子とを少なくとも有することを特徴とする半導体装置の接続アダプタ。

【請求項2】 前配アダプタ本体の側面において前配第2の接続端子と同位置に固定され、一端が該アダプタ本体の下面よりも下方に突き出た第3の接続端子と、該第2の接続端子と該第3の接続端子との間を絶縁する絶縁部とを更に有することを特徴とする請求項1記載の半導体装置の接続アダプタ。

【請求項3】 請求項1又は2記載の接続アダプタの下部に、増子が少なくとも前記第1の接続増子に接続された第1の半導体装置を実装し、該接続アダプタの上部に、増子が前記第1又は第2の接続増子に接続された第2の半導体装置を実装し、前記第2の接続増子の他増を回路基板上に接続したことを特徴とする実装構造。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の接続アダプタ及び実装構造に係り、特に半導体配管素子などの複数 30の半導体装置を接続するための接続アダプタ及びその接続アダプタを使用して複数の半導体装置を積層実装した実装構造に関する。

[0002]

【従来の技術】従来の半導体装置の実装構造には、プリント基板上に平面的に複数の半導体装置を直接に配置する構造があり、また、半導体装置をモジュール化しコネクタを介して実装する構造などがある。

[0003]

【発明が解決しようとする課題】しかるに、上配のプリ 40 ント基板上に平面的に複数の半導体装置を直接に配置する、前者の従来の実装構造は、実装しようとする半導体 装置の数が増えれば増えるほどプリント基板の面積が必要となるため、プリント基板の面積に制約がある通常の 実装構造では、高集積化に限度がある。

【0004】一方、上配の半導体装置をモジュール化しコネクタを介して実装する後者の従来の実装構造では、高密度実装としての効果はあるが、モジュール化及びコネクタの使用による大幅なコストアップのため、経済的

【0005】そこで、従来より半導体チップを内蔵するパッケージの上面から側面を介して下面にまで延在する帯状で断面コ字状の接続端子を一定間隔で配置し、かつ、その接続端子の一部をパッケージ内を貫通して半導体チップにポンディングワイヤを介して電気的に接続するように半導体装置を構成し、この半導体装置をプリント基板上に載置すると共に同じ構造の半導体装置を上部に積層することにより、それぞれの接続端子を互いに当接接続し、多数の半導体装置をプリント基板上に立体的に実装し、多数の半導体装置を実装しても、プリント基板上の実装面積を減少するようにした半導体装置が知られている(特開昭63-182845号公報)。

【0006】しかし、この従来の半導体装置では、内部 にデバイス選択信号を発生する回路を有しており、外形 や内部回路などをすべて実装のために新規な構成とする 必要があり、汎用性が無く、コスト的にも不利であると いう問題がある。

【0007】本発明は以上の点に鑑みなされたもので、 半導体装置を回路基板上に高密度実装し得る半導体装置 20 の接続アダプタ及びこの接続アダプタを用いた実装構造 を提供することを目的とする。

【0008】また、本発明の他の目的は、汎用的なタイプの半導体装置を高密度に実装し得る半導体装置の接続 アダプタ及びその実装構造を提供することにある。

[0009]

【課題を解決するための手段】本発明の半導体装置の接 統アダプタは上記の目的を達成するため、実装対象の半 導体装置のパッケージと対応した形状寸法のアダプタ本 体と、実装対象の半導体装置の端子の寸法及び配置間隔 に対応した寸法及び間隔でアダプタ本体の側面に配置固 定されると共に、一端がアダプタ本体の下面よりも下方 に突き出た第1の接続端子と、一端が第1の接続端子が 固定されたアダプタ本体の同じ側面に固定され、一端が アダプタ本体の傾面から上面に延在し、上面上で屈曲し た後アダプタ本体の別の側面を介してアダプタ本体の下 面よりも所定距離下方に突き出た他端を有する形状の第 2の接続端子とを少なくとも有する構成とし、更にはこ れに加えてアダプタ本体の側面において第2の接続端子 と同位置に固定され、一端がアダプタ本体の下面よりも 下方に突き出た第3の接続端子と、第2の接続端子と第 3の接続増子との間を絶縁する絶縁部とを有する構成と したものである。

【0010】また、本発明の実装構造は、上記の目的を 達成するため、上記の接続アダプタの下部に、増子が少 なくとも第1の接続増子に接続された第1の半導体装置 を実装し、接続アダプタの上部に、増子が第1又は第2 の接続増子に接続された第2の半導体装置を実装し、第 2の接続増子の他増を回路基板上に接続した構造であ る。

.

【作用】本発明では接続アダプタの下部と上部にそれぞ れ第1及び第2の半導体装置を実装することにより、第 1の半導体装置の端子が接続アダプタの第1及び第3の 接続端子のうち少なくとも第1の接続端子に接続され、 また、第2の半導体装置の端子が接続アダプタの第1又 は第2の接続端子に接続されるとともに、第2の接続端 子の他端が回路基板に接続されるため、第1及び第2の 半導体装置の共通接続可能な端子は接続アダプタの第1 の接続端子を介して共通接続され、また独立して接続す べき端子は接続アダプタの第2の接続端子を介して直接 10 関面において、接続端子3Bの他端と同位置にその一端 に回路基板に接続できる。

【0012】また、本発明では、第1及び第2の半導体 装置の共通接続可能な端子は接続アダプタの第1の接続 端子を介して共通接続され、また独立して接続すべき端 子は接続アダプタの第2の接続端子を介して直接に回路 基板に接続されるため、既存の表面実装タイプの実装す る半導体装置の構成の変更が不要にできる。

【0013】更に、本発明では接続アダプタに第3の接 統備子を有することにより、接続アダプタの下部に位置 する半導体装置の端子と第3の接続端子とが接続され 20 る。 る。

[0014]

【実施例】次に、本発明の実施例について図面を参照し て説明する。図1は本発明になる半導体装置の接続アダ プタの一実施例の外観図を示す。同図において、接続ア ダプタ1は、実装の対象となる半導体装置として、集積 回路化された半導体配憶素子のパッケージに対応する外 形寸法の薄板状のアダプタ本体2と、このアダプタ本体 2の側面に固定された複数の接続端子3Aと、それぞれ 単一の接続端子3B及び3Cと、接続端子3B及び3C 30 用端子7Bとが配置されている。同様に、半導体配像素 の間を絶縁する絶縁部4とから構成されている。

【0015】アダプタ本体2の高さ(厚さ)寸法は、半 導体記憶素子を実装したときに、半導体記憶素子の端子 と接続端子3A、3B及び3Cとが接続されるように、 できるだけ薄く形成されている。接続端子3A、3B及 び3 Cは、それぞれ実装の対象となる半導体配憶素子の 端子間隔と等しい間隔でアダプタ本体2に配置されてい

【0016】また、複数の接続増子3Aはそれぞれ断面 がほぼ」字状で、そのほぼ中央部分に設けられた突設部 40 31がアダプタ本体2の側面に固定され、その上部32 は下面がアダプタ本体2の上面に当接するように屈曲さ れ、かつ、湾曲された下部33はアダプタ本体2の側面 よりも下方向へ突き出た構成とされている。

【0017】この突き出た部分の長さは、接続対象の半 導体記憶素子のパッケージ上面から端子までの長さに対 応する。また、接続端子3Aはそれぞれ実装対象の半導 体記憶素子のアドレス端子などの接続対象の端子に対応 してアダプタ本体2の対向する両側面にそれぞれ複数個 【0018】接続端子3Bは、アダプタ本体1の側面か ら上面に伸び、更にアダプタ本体1の上面上で90°折 り曲げられた後、アダプタ本体1の別の空いている側面 を介して下方に伸びた形状とされており、更にその一端 は34で示す如く外側に90°折り曲げられている。こ の接続端子3Bのアダプタ本体2の下方に伸びた長さし は、接続対象の半導体配憶素子のパッケージの高さ(厚 さ)に対応して定められる。

[0019] また、接続端子3Cは、アダプタ本体2の が配置固定されており、その断面がほぼJ字状で、湾曲 された他端が接続端子3Aの下部33と同様に、アダブ 夕本体2の倒面よりも下方向へ突き出た構成とされてい る。

[0020] この突き出た部分の長さは、接続対象の半 導体記憶素子のパッケージ上面から素子選択用端子まで の長さに対応する。更に、接続端子30の一端と接続端 子3 Bの他端との間のアダプタ本体2の側面には、絶縁 部4が形成され、接続端子3Cと3Bとを絶縁してい

【0021】次に、本発明になる実装構造の一実施例に ついて図2と共に説明する。図2は本発明になる実装構 造の一実施例の斜視図を示す。同図中、図1と同一構成 部分には同一符号を付し、その説明を省略する。図2に おいて、接続アダプタ1の下部と上部のそれぞれに半導 体配位素子5及び6がそれぞれ積層実装されている。

【0022】半導体配憶素子5は図示しないプリント基 板などの回路基板上に実装されており、その直方体状の パッケージの側面に複数個の端子7Aと単一の素子選択 子6はその直方体状のパッケージの側面に、複数個の端 子8Aと単一の素子選択用端子8Bとが配置されてい

【0023】端子7A及び8Aはそれぞれ電源端子、グ ランド端子、アドレス端子、データ端子及び一部の制御 端子からなり、異なる半導体配憶素子5及び6に共通に 接続可能な端子である。一方、崇子選択用端子7B及び 8 Bは、異なる半導体配憶素子5及び6それぞれにおい て独立して使用される端子である。

【0024】本実施例では、回路基板上に実装された半 導体配位素子5上に接続アダプタ1を実装し、更に接続 アダプタ1上に半導体配憶素子6を実装した構造であ る。これにより、半導体配憶素子5及び6の各端子7A 及び8 Aは、接続アダプタ1の接続端子3 Aを介して互 いに電気的に接続され、また、半導体配憶素子5の素子 選択用端子7Bは回路基板に直接に接続されると共に、 接旋端子3 Cに接続され、更に、半導体配億素子6 の素 子選択用端子8月は、接続アダプタ1の接続端子3月を 介して回路基板に接続されることとなる。

7 Bは、接続端子3 Cに接続する必要は特にないが、接 統端子3 Cは接続アダプタ1を固定する目的で使用する ため、接続するのが望ましい。

【0026】このように、本実施例によれば、2個の半 導体配位素子5及び6を接続アダプタ1を介して積層実 装するようにしたため、半導体配憶素子5及び6の実装 面積を、回路基板上に平面的に配置する従来の実装方法 に比し半分以下にすることができる。

【0027】また、モジュール化しコネクタを介して実 装する従来方法では、モジュール化による半導体配憶素 10 子を実装する回路基板及びそのモジュールの組み立て費 用と、モジュール化された半導体配憶素子をメインの回 路基板に実装するためのコネクタとが必要であるが、本 実施例では接続アダプタ1を必要とするのみであるた め、コストを低減することができる。更に、本実施例は 既存の表面実装タイプの半導体記憶素子5及び6の構成 の変更が不要であるため、汎用性がある。

【0028】なお、本発明は上配の実施例に限定される ものではなく、例えば半導体配憶素子を3個以上実装す ることも接続アダプタ1の接続端子3Bの形状を変更す 20 ることで可能である。図3は半導体記憶素子を3個実装 したときの、本発明実装構造の他の実施例の斜視図で、 図2と同一構成部分には同一符号を付し、その説明を省 略する。

【0029】図3において、半導体記憶素子6の上部に 接続アダプタ1′が実装され、更に接続アダプタ1′の 上部に3個目の半導体配位素子9が実装されている。接 続アダプタ1′は、接続アダプタ1と同様に、アダプタ 本体2′の側面に複数の接続端子3A′が固定され、そ B'及び3C'の間を絶縁する絶縁部4'とから構成さ れている。

【0030】接続アダプタ1′は接続端子3A′3B′ 及び絶縁部4′が接続アダプタ1の接続端子3A、3C 及び絶縁部4と同一構成であるが、接続端子3B′のア ダプタ本体2の下方に伸びた長さが、接続対象の半導体 記憶素子のパッケージの高さ(厚さ)と接続アダプタ1 の高さとの和に対応して定められている点が異なる。

【0031】これにより、半導体配憶素子9の端子10 Aは半導体記憶素子5及び6の各端子7A及び8Aと共 40 1、1' 接続アダプタ に、接続端子3A′及び3Aを介して互いに電気的に接 続され、また、半導体記憶素子9の素子選択用端子10 Bは、接続アダプタ1′の接続端子3B′を介して回路 基板に接続されることとなる。

【0032】なお、本発明は上配の実施例に限定される ものではなく、例えば接続対象としては半導体配置素子 に限らず、その他の集積回路化された半導体装置一般に 適用できるものである。また、接続アダプタの形状を変 更することにより、一般的な汎用の半導体装置であれ

ば、どのようなものでも対応可能である。

[0033]

【発明の効果】以上説明したように、本発明の接続アダ プタ及び実装構造によれば、接続アダプタの下部と上部 に実装された第1及び第2の半導体装置の共通接続可能 な端子は接続アダプタの第1の接続端子を介して共通接 続され、また独立して接続すべき端子は接続アダプタの 第2の接続端子を介して直接に回路基板に接続できるた め、第1及び第2の半導体装置の実装面積を、回路基板 上に平面的に配置する従来の実装方法に比し高密度実装 することができる。

【0034】また、本発明によれば、モジュール化しコ ネクタを介して実装する従来方法に比べて、モジュール 化による半導体配憶素子を実装する回路基板及びそのモ ジュールの組み立て費用と、モジュール化された半導体 記憶素子をメインの回路基板に実装するためのコネクタ が不要であるため、コストを低減することができる。

【0035】更に、本発明によれば、既存の表面実装タ イブの半導体配位素子などの実装する半導体装置の構成 の変更が不要であるため、汎用性があり、また、接続ア ダブタの形状が実装する半導体装置の形状に対応してい るため、どのような形状の半導体装置に対しても適用で きるため、経済的である。

【0036】また、更に、本発明によれば、接続アダプ タにアダプタ本体の側面において第2の接続端子と同位 置に固定され、一端がアダプタ本体の下面よりも下方に 突き出た第3の接続端子と、第2の接続端子と第3の接 統織子との間を絶録する絶録部とを設けることにより、 れぞれ単一の接続端子3B′及び3C′と、接続端子3 30 接続アダプタの下部に位置する半導体装置の端子と第3 の接続端子とが接続される結果、接続アダプタ全体を安 定的に固定できる。

【図面の簡単な説明】

【図1】本発明の接続アダプタの一実施例の外観図であ

【図2】本発明の実装構造の一実施例の斜視図である。

【図3】本発明の実装構造の他の実施例の斜視図であ

【符号の説明】

2、2′ アダプタ本体

3A、3A′ 第1の接続端子

3B、3B′ 第2の接続端子

3 C、3 C′ 第3の接続端子

4、4′ 絶縁部


5、6、9 半導体記憶素子

7A、8A、10A 嫡子

7B、8B、10B 索子選択用端子


【図1】

本美明の接続アダプタの一変施例の外観器



[図3]

本典明の実施構造の他の実施例の斜視菌



【図2】

本義明の実装機造の一変施例の斜視型

